Circuitos Lógicos Combinacionales
El Multiplexer (MUX)
El multiplexer (MUX) es un circuito combinacional que permite enviar la información presente en uno de los varios canales de entrada que posee hacia la salida única, mediante las señales de control. La información presente en las señales de control define qué canal se ha seleccionado, en un instante, para enviar su información a la salida.
Ejemplo: Multiplexer 4 a 1
En el caso del multiplexer 4 a 1, se requieren 2 entradas de control (identificadas como A y B) para seleccionar cada uno de los 4 canales de entrada (identificados como CH0, CH1, CH2 y CH3).
Detector de Flanco de Subida
El circuito detector de flanco de subida está formado por una compuerta NOT y una compuerta AND. Cuando llega el flanco de subida de la señal de reloj (CLK), la compuerta NOT demora algunos nanosegundos en cambiar de estado. Por lo tanto, la salida de la compuerta AND tiene el valor ‘1’ solamente durante el tiempo de retraso de la compuerta NOT.
Este pulso ocurre únicamente con el flanco de subida y tiene una duración muy pequeña, independiente de la frecuencia de la señal de reloj.
Definición de Salida:
- Clk OUT: Pulso generado para detectar cuándo ocurre el flanco de subida.
Decodificador
El decodificador es un circuito combinacional que detecta la presencia de una determinada combinación o código de señales en la entrada e identifica la presencia de dicho código en la salida.
El Demultiplexer (DEMUX)
El demultiplexer (DEMUX) es un circuito combinacional que permite enviar la información presente en la entrada de datos única (DATO) a uno de los varios canales de salida que posee, mediante las señales de control. La información presente en las señales de control define a qué canal se enviará la información de la entrada de datos (DATO).
Ejemplo: Demultiplexer 1 a 4
En el caso del demultiplexer 1 a 4, se requieren 2 entradas de control (identificadas como A y B) para seleccionar cada uno de los 4 canales de salida (identificados como CH0, CH1, CH2 y CH3).
Latch (Concepto Inicial)
Representaciones del Latch:
Contadores Digitales y División de Frecuencia
Módulo de un Contador
El módulo (MOD) de un contador digital corresponde al número de cuentas distintas por las que atraviesa el contador antes de volver a la cuenta 0.
Problema de Diseño: Divisor de Frecuencia (MOD 18)
Diseño de un circuito digital para división de frecuencia
Objetivo: Obtener en la salida una señal de frecuencia igual a 3 kilohertz (kHz) cuando en su entrada se aplica una señal cuya frecuencia es 54 kHz.
Cálculo: El circuito debe dividir la frecuencia de entrada (54 kHz) por 18 para obtener una frecuencia de salida de 3 kHz (54 / 18 = 3).
Requisito de Diseño: Se debe diseñar un contador de Módulo 18. Esto requiere 5 Flip-Flops (FF). La cuenta binaria 10010 (18 decimal) debe resetear al contador.
Definiciones Clave de Lógica Combinacional
A continuación, se presentan definiciones fundamentales de circuitos lógicos combinacionales:
Comparador
Es un circuito lógico que compara dos cantidades binarias presentes en la entrada y genera salidas que indican si las cantidades son iguales y, si son distintas, cuál es la mayor y cuál es la menor.
Codificador
Es un circuito lógico que entrega un código binario en la salida correspondiente a la información presente en la entrada.
Decodificador
Es un circuito lógico que detecta la presencia de una determinada combinación o código de señales en la entrada e identifica la presencia de dicho código en la salida.
Multiplexer
Es un circuito lógico que selecciona, mediante líneas de control, una de varias entradas y envía a la salida única el dato presente en dicha entrada.
Demultiplexer
Es un circuito lógico que envía el dato presente en la entrada única a una de varias salidas, seleccionada mediante líneas de control.
Ilustraciones de Circuitos Lógicos
Instrucciones de Programación (Ejemplos)
Instrucción LOOKUP
La instrucción LOOKUP permite obtener un dato desde una tabla de valores, mediante un índice que señala la posición del dato dentro de la tabla. El dato se almacena en la variable indicada en la instrucción.
Sintaxis: LOOKUP INDICE, (dato1, dato2, dato3, … dato n), variable
Instrucción OUTPUT
La instrucción OUTPUT sirve para definir un pin como salida.
Diagramas de Referencia
Diseño de Contadores Secuenciales
Diseño de un Contador Asincrónico Ascendente Módulo 25
Requerimiento: Diseñar un contador asincrónico ascendente módulo 25 utilizando flip-flops adecuados.
Consideraciones de Diseño
- Un contador asincrónico ascendente se obtiene usando flip-flops tipo T, activos con el flanco de bajada.
- La salida Q de un flip-flop se conecta a la entrada de clock del flip-flop siguiente.
- La entrada T debe estar conectada permanentemente a Vcc (lógica ‘1’).
Determinación del Número de Flip-Flops (FF)
- 4 FF: Cuenta de 0 a 15 (Insuficiente).
- 5 FF: Cuenta de 0 a 31 (Suficiente).
El contador tendrá 5 flip-flops y la cuenta deberá resetearse cuando alcance el valor binario correspondiente a 25. Es decir, contará de 0 a 24.
Lógica de Reseteo
La cuenta 25 en binario es 11001. Asignando las salidas de los FF de mayor a menor peso (QE, QD, QC, QB, QA):
- QE = 1 (MSB)
- QD = 1
- QC = 0
- QB = 0
- QA = 1 (LSB)
Cuando la cuenta llega a este número, es la primera vez que QE, QD y QA tienen simultáneamente el valor ‘1’. Por lo tanto, a través de una compuerta NAND de 3 entradas, se generará la señal CLEAR que reseteará a todos los flip-flops, volviendo la cuenta a 0.
El diseño del circuito es el siguiente:
Componentes Secuenciales y Dispositivos Semiconductores
Latch y Registros
Latch
Es un circuito básico, a partir del cual se construyen los flip-flops (FF). Pueden ser construidos con 2 compuertas NAND o 2 compuertas NOR y se caracterizan porque la salida de una compuerta se conecta a la entrada de la compuerta complementaria y viceversa. Este circuito es capaz de memorizar información.
Registro
Es un circuito secuencial capaz de almacenar información mientras está energizado. Se construyen en base a flip-flops tipo D.
Tipos de Registros
La transferencia de datos en los registros depende de su configuración:
Registro Serie: Cuando se aplica un pulso de la señal de reloj, transfiere solamente un bit de un FF al siguiente.
Registro Paralelo: Cuando se aplica un pulso de la señal de reloj, transfiere todos los bits que están a la entrada inmediatamente a la salida.
Registro de Carga Paralela
Este registro está constituido por un número variable de FF tipo D, con entradas de dato independientes cada uno, pero todos conectados a la misma señal de reloj (Clk). Es decir, los ‘n’ FF que constituyen el registro memorizan ‘n’ bits independientes de una sola vez, cuando se presenta el flanco correspondiente en la línea común Clk.
Transistor Bipolar (BJT)
El transistor bipolar es un dispositivo construido en base a semiconductores tipo N y P. Existen dos tipos de transistores: PNP y NPN.
Sus terminales se denominan Base, Emisor y Colector. Cuando se hace circular corriente entre base y emisor, la impedancia entre colector y emisor es mínima y permite la circulación de una corriente mayor entre colector y emisor.
Diagramas Adicionales
