Señales de Control y Sincronización del Microprocesador 8086
Señal RD (Read)
La señal RD es una señal de estado generada por el procesador sobre el terminal 32. Indica un ciclo de lectura de memoria o de entradas y salidas (E/S).
Señal READY y Sincronización
La señal READY, que se encuentra en el terminal 22, es una entrada de los dispositivos externos (memoria o controladores E/S) y su función es adaptar las velocidades de la memoria y los periféricos a la CPU. Esta señal pasa a través del generador de pulsos 8284 para sincronizarse con la señal de reloj.
La señal READY trabaja de la siguiente forma: si se ha seleccionado un dispositivo externo para lectura o escritura y todavía no está preparado para completar la transferencia de datos, pone a cero la línea de señal READY. El procesador detecta esta señal y añade ciclos extras de «espera» hasta que dicha señal se pone a su nivel normal, es decir, a 1, indicando que el dispositivo externo está preparado para realizar la transferencia. Acabada la transferencia, las actividades del procesador continúan normalmente.
Señal RESET
La señal RESET, ubicada en el terminal 21, es otra de las entradas que también pasa por el generador de pulsos 8284 para sincronizarse con la señal de reloj.
Se utiliza para inicializar el procesador borrando la cola de instrucciones y ciertos registros tales como los indicadores, el segmento de datos (DS), el segmento de pila (SS) y el segmento extra (ES), poniéndolos a cero. El puntero de instrucciones (IP) y el segmento de código (CS) los carga con el valor FFFFH.
Sistema de Interrupciones
Terminales NMI e INTR
Los terminales NMI (Non-Maskable Interrupt: interrupción no enmascarable), terminal 17, e INTR (Interrupt Request: petición de interrupción), terminal 18, son parte del sistema de interrupciones del 8086.
- Un pulso en el terminal NMI provoca una interrupción especial, llamada interrupción tipo 2.
- Una señal en el terminal INTR causará una respuesta de interrupción de tipo general.
El término «no enmascarables» se refiere al hecho de que la interrupción generada por el terminal NMI no se puede activar o desactivar vía software en la CPU. Por el contrario, las interrupciones generales por INTR sí pueden desactivarse vía software.
Reconocimiento de Interrupción (INTA)
INTA (terminal 24): La función de esta señal es el reconocimiento de interrupciones (se profundizará en ello en el apartado específico de interrupciones).
Interfaz de Bus y Control de Datos
Terminal BHE / S7
El terminal BHE / S7 se utiliza como ayuda en la interfaz de los dispositivos de 8 bits con el bus de datos de 16 bits. Su funcionamiento es el siguiente:
- Si la línea de dirección 0 es 0 (indicando una dirección par), la señal BHE especifica si se está direccionando una palabra entera o un solo byte.
- BHE igual a 0 significa que se trata de una palabra; BHE igual a 1 significa que es un byte.
- Si la línea de dirección 0 es 1 (indicando una dirección impar), el 8086 direcciona siempre un byte y no una palabra. En este caso, BHE es 0.
Control de Memoria y Escritura
La señal M / IO (terminal 28) informa al sistema cuando el microprocesador requiere acceso a la memoria o al espacio de E/S; es decir, indica la realización de una operación sobre memoria o sobre entrada/salida.
El terminal WR de selección de escritura (terminal 29) indica que los datos están disponibles en las líneas de datos; es decir, se trata de la señal que indica un ciclo de escritura de la CPU.
Transferencia y Validación de Datos
El terminal DT / R (terminal 27), cuya misión es la recepción y transmisión de datos, sirve para controlar la transferencia de información. El 8086 precisa de la colaboración del circuito auxiliar 8286 (8287), el cual se gobierna por la señal DT / R, que indica el sentido del movimiento de la información (transmisión o recepción).
DEN (terminal 26): Al igual que la anterior, sirve para controlar la transferencia de datos y, más concretamente, confirma la validación de los mismos.
ALE (terminal 25): Esta señal activa el latch 8282 cuando circula una dirección por las líneas AD0-AD15; es decir, sirve para controlar el multiplexado de datos y direcciones.
Control de Bus y Modos de Operación
Señales HOLD y HLDA
Las señales HOLD y HLDA son parte del propio sistema de control de bus del 8086.
- HOLD (terminal 31): Indica la petición del bus por un periférico exterior. Cuando otro procesador o un aparato como un controlador DMA quiere acceder al control del bus, manda una señal al 8086 a través de la línea HOLD.
- HLDA (terminal 30): Cuando está preparado para ceder el control, el 8086 pone sus líneas de datos/direcciones y la mayoría de las líneas de control en estado de alta impedancia. Al mismo tiempo, envía la señal HLDA para indicar que el bus está libre.
El otro aparato puede usar ahora el bus. Cuando finaliza su operación, envía una señal a la línea HOLD. Inmediatamente después de recibir la señal, el 8086 reanuda el uso del bus.
Modo Máximo y Sincronización Paralela
Las señales RQ / GT1 y RQ / GT0 (terminales 30 y 31 respectivamente) se corresponden con las señales HOLD y HLDA del modo mínimo. Se utilizan para liberar el bus y reconocer la acción.
Las señales QS1 y QS0 (terminales 24 y 25 respectivamente) son señales de estado de las colas de instrucciones. Solo son utilizables en modo máximo. El procesador de datos 8087 utiliza estas señales para coordinarse con el 8086.
La señal TEST (terminal 23) se utiliza para enlazar el 8086 con un procesador paralelo, sincronizando el procesador principal con los otros dispositivos.