Arquitectura de Computadores: Clasificación de Buses, Estructura PCI y Unidades de Control

Clasificación de Buses en Sistemas Electrónicos

Buses de Tipo 0

Son los buses internos de las pastillas de los circuitos integrados. Son inaccesibles para el usuario. Su ancho determina la velocidad de procesamiento en paralelo; a mayores buses internos, mejor es el rendimiento del procesador.

Buses de Tipo 1

Se encargan de la interconexión entre componentes de la placa. Sus características principales son:

Su dimensión es reducida y no necesitan terminadores.
Se utilizan buffers para sacar señales al exterior.
Son síncronos con un solo maestro.
El diseño de estos buses se realiza según los circuitos específicos.
Los buses típicos de este nivel son los tres estándares conocidos.

Buses de Tipo 2

Destinados a la interconexión de placas. Sus propiedades incluyen:

Interconectan varias placas y, a menudo, este bus se convierte en el bus del sistema.
Tienen una longitud de menos de 1 metro.
Puede ser de ciclo completo o reducido.
Ejemplos clásicos son el Altair 8800 y el PCI.

Buses de Tipo 3

Utilizados para la interconexión entre módulos. También llamado bus del sistema, interconecta varios módulos y suele coincidir con los del tipo 2. La diferencia fundamental es su gran longitud, de hasta 10 metros, lo que puede generar ruido electromagnético.

Buses de Tipo 4

Son buses paralelos para la conexión de periféricos. Se caracterizan por:

Controladores de periféricos que se conectan al bus del sistema.
Uso como bus para la Entrada/Salida (E/S).
Bus reducido para la conexión en paralelo de periféricos.

Buses de Tipo 5

Se trata del bus serie para conectar periféricos. Sus funciones son:

Cubrir distancias mayores.
Conectar periféricos de baja velocidad.
Pueden ser simples o dobles.
Los más comunes son RS-232, RS-422 y USB.

Tecnología Plug and Play (PnP)

Su principal característica es que detectan de manera automática los dispositivos y los configuran. Los sistemas que carecen de Plug and Play presentan varios problemas:

Configuración manual tediosa.
Colisiones entre dispositivos.
Configuración mediante software propietario.

En el sistema PnP, el mapeo de direcciones se asigna dinámicamente al arrancar el sistema. Se transfiere a la BIOS información básica como el tipo de placa, requisitos de memoria e interrupciones. El PnP es posible gracias a que cada dispositivo mantiene un espacio de configuración de 256 bytes.

Componentes de un sistema PnP

Tarjetas PnP.
Bus PnP.
BIOS PnP.
Drivers PnP.
Sistema Operativo (S.O.) PnP.

5.9 Bus PCI (Peripheral Component Interconnect)

Es un bus de nivel 2 creado por Intel para superar las limitaciones del bus ISA. Posee una arquitectura de 32/64 bits y funciona de forma multiplexada.

Pines del Sistema

CLK (Clock): Proporciona la temporización para todas las transacciones en el bus. Es una entrada para todos los dispositivos; el resto de las señales (excepto unas pocas) son muestreadas por flanco de subida.
RST (Reset): Fuerza al sistema a un valor inicial.

Pines de Datos y Direcciones

AD 31:0: Señales multiplexadas para datos y direcciones.
C/BE 3:0 (Bus Command and Byte Enable): Multiplexados en los mismos pines; durante el direccionamiento determinan el comando de bus.
PAR (Parity): Paridad par de las líneas AD y C/BE. Esta señal es estable y válida con un ciclo de reloj de retraso. Es generada en las fases de dirección y escritura por el maestro, y por el esclavo en las de lectura.

Pines de Señales de Control

FRAME: Manejada por el maestro para indicar el inicio y la duración de una transacción.
IRDY (Initiator Ready): Indica que el maestro está preparado. En lectura, indica que está listo para recibir datos; en escritura, que hay datos válidos en el bus AD.
TRDY (Target Ready): Indica que el esclavo está preparado.
STOP: El esclavo indica al maestro que desea detener la transacción.
LOCK: Indica una operación atómica que puede durar varios ciclos de reloj.
IDSEL (Initialization Device Select): Empleado como chip select en transacciones de configuración.
DEVSEL (Device Select): Activada por el esclavo cuando reconoce su dirección.

Pines de Señales de Arbitraje

REQ (Request): La activa el maestro para solicitar el bus.
GNT (Grant): La activa el árbitro para conceder el bus.

Pines de Señales de Error

PERR (Parity Error): Se emplea para indicar un error de paridad en todas las transacciones.
SERR (System Error): Indica errores de paridad en la dirección u otros errores graves del sistema.

Componentes de la Arquitectura del Procesador

Memoria Principal (MP)

El circuito de memoria cuenta con buses de datos, dirección y control. Sus señales de control son:

CM: Inicia el ciclo de memoria.
L: Ciclo de lectura.
E: Ciclo de escritura.
TM: Señal de activación triestado.

Utiliza dos registros fundamentales:

Registro de Direcciones (D): Almacena la dirección de memoria a la que se desea acceder. Utiliza la señal FD (señal de flanco) para cargar la información del bus de direcciones.
Registro de Datos (RM): Almacena el dato a escribir o leer de la MP. Utiliza las señales FLM (carga desde la MP), FEM (carga desde el bus de datos) y TRM (activación triestado para conectar RM con el bus de datos).

ALU (Unidad Aritmético-Lógica)

Emplea los operandos presentes en X e Y para realizar la operación indicada en OP, generando un resultado y un estado. La ALU es un circuito combinacional que no almacena datos por sí mismo.

Señales de selección de datos: XX (entrada del multiplexor X) y XY (entrada del multiplexor Y).
Señales de operación: OP (4 bits para seleccionar la operación), TA (conexión de la salida al bus de datos) y TD (conexión al bus de direcciones).
Registro Auxiliar (RA): Conectado a la ALU mediante la entrada 0 del multiplexor X para realimentación de datos. Posee las señales TRA (conexión al bus) y FRA (flanco de carga).
Registro de Estado: Utiliza la señal FEST para la carga del estado generado.

Banco de Registros

Formado por un conjunto de registros de propósito general (típicamente 16) con dos puertas (A y B). Incluye señales de direccionamiento (DA y DB) y carga de datos (CR).

Órganos de Control

Se requieren registros auxiliares de propósito específico:

PC (Contador de Programa): Con señales FP (flanco) y TP (conexión al bus de direcciones). Está conectado a la entrada 2 del multiplexor Y.
SP (Puntero de Pila): Con señales FS (flanco) y TS (conexión al bus de direcciones). Conectado a la entrada 3 del multiplexor Y.
I (Instrucción): Con señales FI (flanco de carga desde el bus de datos) y TI (conexión al bus de datos para operandos inmediatos).
Estado: Utiliza FEST para cargarse con el estado de la ALU.
RF: Contador que se incrementa con los pulsos de un oscilador maestro. Posee señales de Reloj y PO (puesta a cero).

Lógica Cableada

Inconvenientes: Diseño complicado y costoso al ser circuitos complejos. Cualquier modificación requiere un rediseño completo.
Ventajas: Es mucho más rápida que la lógica programada.

Unidad de Control mediante Lógica Programada

Se le denomina micromemoria y cada una de sus palabras es una microinstrucción.

Ventajas: Fácil de diseñar, modificar y mantener.
Inconvenientes: La circuitería es costosa y el funcionamiento es más lento.

Características de la Microprogramación

Las unidades de control microprogramadas son intrínsecamente lentas pero de gran sencillez.
Las modificaciones y ampliaciones son mucho más fáciles de implementar.
Permite incluir funciones del Sistema Operativo y emular otras computadoras.
Facilita la realización de rutinas de diagnóstico.

Estructura Básica

Memoria de control: Con capacidad suficiente para almacenar todos los microprogramas.
Secuenciador: Procedimiento que convierte el código de operación en la dirección de comienzo.
Mecanismo para leer las sucesivas microinstrucciones.
Mecanismo para realizar la microbifurcación condicional.